概要
IBMは2026年6月25日、世界初となるサブ1ナノメートル（0.7nm／7オングストロム）チップ技術「NanoStack」を発表した。トランジスタを垂直に2層積み重ねる3D「ナノスタック」アーキテクチャを採用しており、爪ほどのサイズのチップに約1,000億個ものトランジスタを集積することに成功している。これはIBMが2021年に発表した2nmチップの約2倍にあたる密度であり、2nmチップと比較して最大50%の性能向上、または70%のエネルギー効率改善を実現するとしている。
技術的な詳細
NanoStackの核心にあるのは、nanosheetトランジスタを垂直方向に積層した「ナノスタック」と呼ばれる3D設計だ。従来の平面的なトランジスタ配置とは異なり、各層で異なる材料の組み合わせを用いることが可能で、設計の自由度が大幅に高まっている。また、SRAM領域において40%のスケーリングを実証済みであり、チップ全体の面積効率も向上している。この技術はムーアの法則が物理的限界に近づくなかで、集積度を引き続き高めるための重要な突破口として位置付けられている。
応用分野と今後の展望
IBMのJay Gambetta博士は「このイノベーションは次世代コンピューティングの基盤を確立するもの」と述べており、生成AIのクラウドインフラや次世代電子デバイスへの応用が期待されている。一方で、実際の製造開始は最短でも5年以内と見込まれており、商用化にはまだ時間を要する見通しだ。ムーアの法則の継続を支える技術的マイルストーンとして半導体業界全体から注目を集めている。